チップキャパシタのモデルの作り方を解説します．電磁界解析ではチップキャパシタを実装したときのパッド、ヴィア、基板の厚さなどあらゆる条件に基づいて高周波特性を計算します． そのためチップ単体のESL,ESRを元にした電源インピーダンスの検討よりも厳密で高い周波数まで信頼できる結果が得られます． ここではまず、キャパシタを表現するモデルの特徴を説明します． その上で一般的に行われている方法の問題点を指摘し、Sonnetを使ったモデルを提案します．新しいモデルの有効性を実験で証明し、 最後にこのモデルを使った設計例として、バイアス線路のデカップリング回路を示します．

トップ/ サポート/ TIPS/チップキャパシタのモデルの作り方

2007/4/14
2009/10/5修正
石飛

キャパシタの3つのモデル

理想モデル

キャパシタの理想的なモデルです．インピーダンスは周波数とともに単調に減少し、キャパシタンスが大きいほどインピーダンスは低いはずです．しかし当然現実のキャパシタはこのように理想的な性質を持ちません．設計の基本段階では間違いなくこのモデルが使われるはずです．


直列共振モデル

しかし現実のキャパシタでは、直列共振点ωsより高い周波数では、周波数とともにそのインピーダンスは上昇を始めます．このωsより高い領域ではキャパシタはインダクティブになり、もはやキャパシタとは逆の性質を持ってしまうので、設計者は自分が使うキャパシタの直列共振点を把握し、直列共振点を越えてキャパシタを使うべきではありません．

しかし、直列共振点に近いあるいは少々超えてしまう周波数領域での回路の振る舞いを把握したい場合は、直列共振モデルで現象を再現することができます．

直列インダクタLsは、キャパシタの形状寸法でほぼ決まります．チップキャパシタの場合は0.3〜0.6nH程度、リード線のついたディスクセラミックキャパシタではそれより一桁大きな値になります．Lsは右図のようなインピーダンス-周波数特性から容易に読み取ることができます．例えば右図で10pFのキャパシタのインピーダンスが一番小さくなる周波数は約800MHzですから、Ls=1/(ωs^2*C)=1/((2*pi*800E6)^2*10E-12)=4E-9=4nHです．しかも右図で1000pFから1pFまでの共振点が等間隔に並んでいることからこのシリーズではLsが一定であることもわかります．

等価直列抵抗ESRは主にキャパシタの電極や誘電体の品質で決まります．データシートに明記されていることもありますが、インピーダンス-周波数特性図からインピーダンスが最小になったときの値をESRとして読み取ることもできます．右図の例では約0.1Ωです．

並列共振モデル

直列共振点ωsをさらに大きく超えた周波数領域では、キャパシタのインピーダンスは並列共振点ωpに向かって急激に上昇を始めます．並列共振点ωpがどこに来るかはキャパシタ単体だけでなく実装構造に大きく依存します．つまりキャパシタのデーターシートに明記されていたとしても、実装構造が違えば再現しません．

並列共振モデルで　Cpはキャパシタの電極間をキャパシタの外側を通じて接続する浮遊容量です．非常に小さな、たぶん100fFか10fFオーダーの小さな値であろうことが想像できます．しかしCfはパッド電極から、それに対向するグランドパターンへのキャパシタで、基板の誘電率や厚さによっては1pFに迫る値になるでしょう．

並列共振点ωpは概ね ωp = 1/(Ls*( Cp + Cf/2 ))　なので ωpは Cfに、つまり実装構造に依存します．


解析の方法

理想モデルと>直列共振モデル

等価回路の素子値は容易に把握できますから、SPICEであれMicrowave Officeであれ、手元の回路シミュレータで再現できます．

並列共振モデル

本当に並列共振モデルが必要ですか？キャパシタメーカはおそらくその周波数での動作を想定していません． ある日キャパシタメーカーは予告なく内部の電極構造を変更してしまうかもしれません． そうでなくても実装時の微妙なばらつきで、並列共振付近の特性は不安定に変わってしまうでしょう．並列共振点を正確に再現しなければ実現しない回路設計は量産向きとはいえません．チップ部品でなくキャパシティブなパターンを自前で設計すれば、そのようなリスクを避けることができます． それでも並列共振モデルが必要なら次の方法があります．

Sパラメータファイルを使う方法

今では多くのキャパシタメーカがキャパシタのSパラメータファイルを供給してくれるようになりました．このSパラメータファイルには並列共振点の影響がきちんと含まれています． Sonnetでは[tool]-[add component]-[Portonly]か[tool]-[add component]-[datafile]を選んでキャパシタをモデルに追加することができます． Portonlyを指定した場合は、後で適当な回路シミュレータを使って キャパシタのSパラメータファイルと結合してください．datafileを指定した場合はSonnetがSパラメータファイルとの結合をします．

Sonnetでは、基板やパット電極構造に起因する寄生素子を、

  • Sパラメータファイルに含まれているのでSonnetのモデルからは完全に取り除くか、
  • Sパラメータは純粋にチップ部品だけのデータなので、Sonnetのモデルで再現させるか

を指定できます．ところが、手元のSパラメータが（自分で測定したのでなければ）果たしてどちらなのか？わからない場合が多いのです．

Sonnetのideal componentモデル

ideal componentという呼び名からは理想的なキャパシタだけのモデルのような印象を持ちますが、sonnetではキャパシタの実装状態に起因する寄生要素をすべて電磁界解析で再現できるので、 キャパシタそのものは理想キャパシタとして扱いながら、それら寄生素子や寄生結合の影響を再現できます．

実験

手元にあった2.0x1.25のチップキャパシタ(10pFと100pF)を実際に測定し、ソネットのモデルと比べて見ました．

まずこの測定環境の問題を把握しておきましょう．校正はresponse校正なので測定値にリップルが見えます．またこの測定系では-30dB以下の測定値はあまり信用できません．評価基板が2-3GHzの間で共振点を持ち、その影響が特に直列接続の測定値に現れています．

それらを考慮したうえで、直列共振点ωsが測定と解析でほぼ一致していること、並列共振点ωpに向かう3.6GHzの値が一致していることに注目してください．

直列接続 並列接続
実験の様子
100pF測定値
10pF測定値
sonnet解析結果
ここをクリックするとモデルをダウンロードできます．
ここをクリックするとモデルをダウンロードできます．

モデルの作り方

  1. 通常のSonnetのモデルと同様に実際にキャパシタを実装する基板の厚さと物性値を設定してください．
  2. キャパシタのパッド寸法と間隔も実際のパッドの寸法で入力してください．ただし厳密な寸法は必要ありません．パッド寸法が10%や20%丸められても大勢に影響ありません．右の図は2.0x1.25チップを50Ω線路に挿入した例で、パッド間隔は1.3mmにしてあります．
  3. [Tools]-[Add Components]-[Ideal]を選びます．
  4. [Ideal Type]を[Capacitor]10pFに指定します．
  5. [Terminal width]を[User defined]で0.6mmとします．
  6. [Reference Planes]タブで、部品が接続される左右の[Ref.Plane]をそれぞれ-0.65mmに指定します(負の値であることに注意)．このTerminal Widthと左右のRef.Planeの合計の長さが、キャパシタの寄生インダクタンスLsを再現します．実際にマウントされたキャパシタでは３次元的に電流が流れますが、このモデルでは２次元的に流れるのでLsは小さめに再現されます．これを補正するためTerminal widthをチップ部品の幅の半分程度にするとよい結果が得られます．この例ではチップの幅1.25mmに対し、導体の幅を0.6mmにしました．
  7. 解析にはなんの効果もありませんが、必要なら[Physical size]も指定します．
  8. この方法はV11以後のSonnetで使えます．ただしSonnetLite/LitePlusではComponentの数が3素子までに制限されています．

ポイント

並列共振モデルを再現する三つの方法の特徴をまとめました．今回提案のモデルはSパラメータファイルを使うより簡単でしかも、実装構造への依存性が再現できます．

ここで提案したモデル． Sパラメータファイルを使う方法 シートリアクタンス
直列共振点ωsと直列共振点ωpが再現できる． ○ ○ △
ωpの実装構造への依存性も再現できる． ○ × △
適用できる周波数範囲 ○ △ データのある範囲 シートリアクタンスを設定した非常に狭い範囲
必要なパラメータ Cの値 Sパラメータと
その厳密な測定条件		 特定の周波数でのリアクタンス値

バイアス線路のデカップリング回路の一例

直列共振点を越えてキャパシタが働く回路の一例としてバイアスデカップリング回路の解析例を示します．

バイアス回路が備える条件

バイアスデカップリング回路は単なる電源供給線路として軽視されがちですが、以下の条件を備えているかどうかを把握しておかなければ実装後に再現しない不要放射に悩まされたり、はなはだしくは寄生発振の原因となります．

  1. 負荷側からデカップリング回路を通して電源側を見たインピーダンスが低いこと
  2. 直流もしくは低い周波数で電源と負荷の間の伝送損失が少ないこと
  3. それ以外のあらゆる周波数で電源と負荷の間の伝送損失が大きいこと

条件1を満たすためにパスコンと多くのキャパシタが用いられますが、キャパシタの直列共振点を把握しておかないと意図しない結果になります．二番目の条件は小信号回路では重要ではなく、三番目の条件を満たすために直列抵抗を入れることさえあります．条件三が満たされないと、負荷（つまり高周波信号を扱うアクティブ素子のコレクタなりドレインなりの端子）から電源回路に高周波エネルギーが漏れ出し、それはさらに高周波にとってはあまりにも長い長い電源ケーブルを通じて他のシステムや回路に入り込んだり、空中に放射されます．

結果

ここでは２種類のバイアスデカップリング回路を解析してみました．ひとつはキャパシタのみで構成したもの、もうひとつはキャパシタとインダクタを組み合わせたものです． グラフは電源と負荷の間の伝送損失の解析結果です．Sonnetでは1MHzから3GHzという3デカードを超える非常に広帯域な電磁界解析が可能です．

キャパシタのみの回路では10MHzから1GHzの間に、各キャパシタの共振点が次々に現れて、伝送損失は-20dB以下といったところです．ところがインダクタを組み合わせた回路では10MHzから3.6GHzの範囲で伝送損失は-60dBで、歴然たるパフォーマンスの違いがあります． これは上記の条件三にかかわるもので、この二つの回路は、例えば100MHzでの不要放射レベルで40dBの差になります．


下の表はこの二つの回路の解析モデルと各周波数での電流分布を示しています．キャパシタのみの回路では５種類の容量のキャパシタを単に並列に接続しています．一方LCバイアス回路では、同じく５種類のキャパシタだけでなくインダクタを組み合わせて９次のLPFを構成しています．バイアスデカップリング回路をLPFと考えると、この両者の差が理解できます．高周波の不要放射に対してどちらが有効かいうまでもありません．

キャパシタのみのバイアス回路 LCバイアス回路
部品の配置
0.001GHz
0.01GHz
0.1GHz
1GHz
3.6GHz
モデル bias1.zon bias2.zon

設計のポイント

  1. 広い周波数範囲で動作させるため複数のキャパシタを使う
  2. 並列共振点を再現できるキャパシタモデルを使う
  3. キャパシタとキャパシタの間にインダクタを配置してLPFの次数を増やす
  4. 小さな容量のキャパシタほど負荷に近い位置に配置する．

まとめ

  • キャパシタは高い周波数ではキャパシタとして働きません．
  • 周波数によって適切な解析モデルを選ばなくてはなりません．
  • Sパラメータファイルを使う方法は非常に高い周波数まで有効ですが、実装構造への依存性を再現できません．
  • Sonnetのモデルは容易にパラメータを知ることができ、しかも実装構造への依存性を再現できます．
  • 新しいモデルを使う例としてバイアスデカップリング回路の解析例と設計のポイントを示しました．